FPGA模N计数器的实现

发布时间：2020-12-14 03:50:35 所属栏目：大数据来源：网络整理

导读：module ModuloN_Cntr(Clock,Clear,Q,QBAR); parameter NBITS = 2 ,UPTO = 3 ; // 计数器位数以及模数 input Clock,Clear; output [NBITS- 1 : 0 ]Q,QBAR; reg [NBITS- 1 : 0 ]Counter; always @( posedge Clock) if (Clear) Counter = 0 ; else Counter = (C

module ModuloN_Cntr(Clock,Clear,Q,QBAR);

parameter NBITS = 2,UPTO = 3;//计数器位数以及模数
input Clock,Clear;
output [NBITS-1:0]Q,QBAR;
reg [NBITS-1:0]Counter;

always @(posedge Clock)
  if(Clear)
    Counter <= 0;
  else
    Counter <= (Counter + 1) % UPTO;
  assign Q = Counter;
  assign QBAR = ~ Counter;

endmodule

//计数器位数：NBITS
//模数：UPTO

模N指的是计数器能表示的最多状态个数。

（编辑：李大同）

【声明】本站内容均来自网络，其相关言论仅代表作者个人观点，不代表本站立场。若无意侵犯到您的权利，请及时与联系站长删除相关内容!