内存障碍和在linux上的atomic_t
最近我正在阅读一些
Linux内核空间代码,我看到了这一点
uint64_t used; uint64_t blocked; used = atomic64_read(&g_variable->used); //#1 barrier(); //#2 blocked = atomic64_read(&g_variable->blocked); //#3 这段代码片段的语义是什么?确保#1在#3之前执行#2. #A在64位平台中,将atomic64_read宏扩展为 used = (&g_variable->used)->counter // where counter is volatile. 在32位平台中,它被转换为使用锁cmpxchg8b.我假设这两个具有相同的语义,对于64位版本,我认为这意味着: >全部或全部,我们可以排除地址不对齐,字长大于CPU本机字大小的情况. atomic64_read没有保留读取顺序的语义!见this #B屏障宏定义为 /* Optimization barrier */ /* The "volatile" is due to gcc bugs */ #define barrier() __asm__ __volatile__("": : :"memory") 从wiki this起只是防止gcc编译器重新排序读写. 我困惑的是如何禁用CPU的重新排序优化?另外,我可以想到屏障宏是全面的? 解决方法
32位x86处理器不能为64位类型提供简单的原子读取操作.在处理“正常”寄存器的这种CPU上,64位类型上唯一的原子操作是LOCK CMPXCHG8B,这就是为什么在这里使用的.另一种方法是使用MOVQ和MMX / XMM寄存器,但需要了解FPU状态/寄存器,并且要求使用MMX / XMM指令完成对该值的所有操作.
在64位x86_64处理器上,64位类型的对齐读取是原子的,可以使用MOV指令完成,因此只需要一个简单的读取 – 使用volatile只是为了确保编译器实际执行读取,并且不缓存先前的值. 对于读取顺序,您引用的内联汇编程序可确保编译器以正确的顺序发出指令,这是x86 / x86_64 CPU上所需的所有操作,前提是写入顺序正确. x86上的锁定写入有一个完整的顺序;平滑的MOV写入提供了“因果一致性”,所以如果线程A的x = 1然后y = 2,如果线程B读取y == 2,则x的后续读取将看到x == 1. 在IA-64,PowerPC,SPARC和其他具有更宽松内存模型的处理器中,还有更多的是atomic64_read()和barrier(). (编辑:李大同) 【声明】本站内容均来自网络,其相关言论仅代表作者个人观点,不代表本站立场。若无意侵犯到您的权利,请及时与联系站长删除相关内容! |