如何确定在VHDL中是否设置了STD_LOGIC_VECTOR中的多个位

发布时间：2020-12-15 04:25:16 所属栏目：Java 来源：网络整理

导读：我想知道如何确定4位STD_LOGIC_VECTOR的多于一位是否设置为“1”. 例如,如果它是“1001”或“1100”或“1111”. 我正在编写一个程序,如果我向我的实体获得多个控制信号,我必须将错误信号设置为’1′.四个控制信号已合并为一个4位STD_LOGIC_VECTOR,我需要一种

我想知道如何确定4位STD_LOGIC_VECTOR的多于一位是否设置为“1”.

例如,如果它是“1001”或“1100”或“1111”.

我正在编写一个程序,如果我向我的实体获得多个控制信号,我必须将错误信号设置为’1′.四个控制信号已合并为一个4位STD_LOGIC_VECTOR,我需要一种智能方法来确定是否设置了多个位.

解决方法

我用它解决了

with selvec select
ERR <=  '0' when "0001",'0' when "0010",'0' when "0100",'0' when "1000",'0' when "0000",'1' when others;

不是最新的代码,但它可以解决问题.

（编辑：李大同）

【声明】本站内容均来自网络，其相关言论仅代表作者个人观点，不代表本站立场。若无意侵犯到您的权利，请及时与联系站长删除相关内容!