MII接口简介

Standard MII总共使用了15根线，外加2根MDIO线，如果要扩展PHY芯片，这些线除了其中两根（应该是TXCLK和RXCLK）以外都是不可共用的；而Reduce Media Independent Interface则用来解决这个问题。TXCLK和RXCLK的时钟频率在100Mbit/s时为25MHz，在10Mbit/s时为2.5MHz。对于RMII来说，它将TXCLK和RXCLK合并，便于使用switch来共享；时钟频率由25MHz变成50MHz，而数据线减半；RXDV和CRS也合并；移除了COL信号。RMII没有信号能够定义full or half，因此需要MDIO来做这个工作（This must instead becommunicated over the serial MDIO/MDC interface,but the standard does not specify a standard MDIO register bit for the duplex mode. This means that custom software is required for every PHY.）；RMII也没有信号定义10 or 100 mode，这也需要通过MDIO来实现。Gigabit Media Independent Interface，它的速度可以达到1000Mbit/s，时钟频率为125MHz，并且和MII兼容。GMII需要的信号有：GTXCLK、TXCLK、TXD[7:0]、TXEN、TXER、RXCLK、RXD[7:0]、RXDV、RXER、COL、CS，以及两根MDIO信号线。Reduced Gigabit Media Independent Interface，它减少了一半的数据线，但并不是将时钟倍频，而是采用在上升和下降沿都采样的方法。它使用的信号有：RX_CTL、RXC、RXD[3:0]、TX_CTL、TXC、TXD[3:0]，共12根线。跟GMII不一样的是，TXCLK一直都会被使用，且由MAC提供。由于Source-synchronous时钟（Source-Synchronous clocking refers to a technique used for timing symbols on a digital interface. Specifically,it refers to the technique of having the transmitting device send a clock signal along with the data signals）的原因，PCB的设计必须要使得TXCLK有1.5-2ns的时延。RGMII v2.0具备了可选的内部时延。Serial Gigabit Media Independent Interface，maybe在光纤用得多一些吧。Quad Serial Gigabit Media Independent Interface.10 Gigabit Media Independent Interface.