如何挖掘NAND Flash的IO性能

作者简介

吴忠杰

现任职务：Memblaze ?高级总监

NAND Flash芯片是构成SSD的基本存储单元，NAND Flash芯片工艺的发展、结构的变化将会推动整个闪存存储产业的高速发展。在设计闪存存储系统的时候，特别是在设计NAND Flash控制器、SSD盘或者卡的时候，都需要深入的了解NAND Flash的操作方法、接口命令及其时序。

一个NAND Flash芯片虽然非常小，采用LGA或者TSOP的封装形式，但是，其内部结构还是非常复杂的。特别是随着存储密度的不断提高，NAND Flash内部抽象的概念也越来越多，例如Flash颗粒、Device、Die、Plane、Block和Page。颗粒就是我们通常所看到的一个基本芯片封装颗粒；每个颗粒可以封装多个Device，每个Device可以看成是一个独立的Chip，拥有独立的控制、数据信号线；每个Device可以由多个Die构成，多个Die之间内部有独立的操作寄存器、状态指示信号，对外的信号线是共享的；一个Die又可以分成多个Plane，每个Plane拥有独立的数据寄存器组，可以在一定情况下对多个Plane进行并发操作；一个Plane可以分成若干个Block；每个Block又是一个独立的数据块擦除单元；一个Block最后又被分成很多个Page页，每个Page页是读写操作的基本单元。

?

以镁光的Flash芯片为例，MT29F32G芯片由一个Die构成，其中包括两个Plane；MT29F64G芯片由两个Die构成，并且这两个Die分别归属为两个Device，每个Die包括两个Plane。MT29F32G和MT29F64G芯片的Die基本单元结构可以描述如下：

?

?

对于MT29F32G和MT29F64G芯片的地址信息可以定义如下表：

?

?

对于镁光的MT29F128G芯片而言，由于存储密度提升了，所以整个芯片由两个Device构成，每个Device包括两个Die，每个Die容纳了两个Plane。MT29F128G芯片内部的基本存储单元Device的结构描述如下：

?

?

MT29F128G的地址信息定义如下表：

?

?

在了解到NAND Flash的内部结构之后，我们需要思考从软件层面如何利用好NAND Flash的内部结构，从而提升整体的IO性能。

?

Plane单元拥有独立的数据寄存器，是否可以并发Plane操作从而提升IO性能呢？

以MT29F128G芯片为例，每个Die可以被分成2个物理Plane。每个Plane包含一个4314字节的数据寄存器，一个4314字节的数据Cache寄存器，以及一个由4K页构成的Block Array。由于两个Plane的数据寄存器是物理上独立的，因此，这两个Plane可以同时执行Program、Read和Erase操作，通过这种方式可以提升NAND Flash的系统IO性能。两个Plane同时读数据的时序图如下所示：

?

?

从上面的时序图可以看出，两个Plane之间的并发操作不是那么随意的。当需要从两个Plane同时读取数据的时候，首先加载第一个Plane的地址信息，然后加载第二个Plane的地址信息，当两个地址信息都加载完毕之后，发出结束命令30H。随后整个Die进入忙状态，R/B#信号置低。在Die处于忙状态时，无法对其进行任何操作，在这个阶段，数据从NAND Flash介质中加载到两个Plane的寄存器中。当R/B#信号恢复之后，可以读取两个Plane中的数据。

值得注意的是，第二个Plane中的数据读取需要06H-E0H命令的支持。从这点上来看，由于两个Plane只是独立了数据寄存器，共享了操作寄存器，所以，不能很好的做到非常随意的数据并发。

?

两个Plane的并发写操作时序如下图所示：

?

?

和并发读操作类似，两个Plane之间的并发写也不是随意的，需要同时做相同的操作。两个Plane的并发操作需要同时发起命令。对于写操作，首先需要加载两个Plane的访问地址。第一个地址期的结束符11H不会触发真正的编程操作；第二个地址期的结束符10H才会真正触发编程操作。一旦编程操作启动之后，状态信号R/B#就会置低，直到编程操作完成，状态信号才能恢复。

?

两个Plane的并发擦除操作时序如下图所示：

?

?

和读写操作的原理一样，两个Plane的并发擦除需要同时加载两个Plane的地址信息，然后后台并发同时执行擦除操作。和串行操作相比，这种并发操作可以提升NAND Flash的整体性能。

?

所以，从上述的描述来看，虽然两个Plane之间的数据寄存器是完全独立的，但是，操作寄存器是共享的，可以让读写和擦除操作在这两个Plane上并发执行。但是，这种并发操作的条件是两个Plane必须同时进行相同的操作。而不是两个Plane可以随意、独立、并发执行不同的操作。这就是两个Plane并发操作的局限，但是即使是这样，如果软件层能够设计好的算法，能够充分的让多个Plane并发执行，那么IO性能还是可以大幅度的提升。

?

在NAND Flash芯片中，一个真正的独立并发单元是Die。以MT29F128G为例，一个Device内部有两个Die，在芯片内部，这两个Die拥有独立的操作寄存器、状态信号线，对外的控制、状态信号线是共享的。在这种情况下，芯片提供了一种Interleave的操作方式，可以完全并发这两个Die的读写、擦除操作。下图是两个Die的并发读时序图：

?

?

从上图可以看出，两个Die内部拥有独立R/B#信号线，对外的状态信号线是内部状态信号的“逻辑与”结果。两个Die的操作可以独立、并发，只不过由于共享对外接口，因此在数据输出时还需要串行化。

?

Interleave的并发写时序如下图所示：

?

?

和并发读操作类似，两个Die可以完全独立的并发执行写操作。

?

在Device级别这种并发操作显得更加随意。不同的Device拥有完全独立的对外接口，因此，两个Device可以同时执行独立的操作。

?

综上而言，在NAND Flash芯片内部有3种并发执行单元，分别是Device、Die和Plane。其中Plane是数据寄存器独立，因此，多个Plane之间可以并发的执行相同的操作；Die拥有独立的操作寄存器、独立的内部状态信号线，共享外部接口，因此，多个Die之间可以独立并发操作；Device之间拥有独立的控制、数据信号线，因此，多个Device之间可以随意并发。利用好NAND Flash芯片内部的这些并发单元，可以很好的提升闪存存储的IO性能。

?

转载自：http://alanwu.blog.51cto.com/3652632/1544227

微信搜索ssdfans，扫描或长按下面二维码图片关注ssdfans微信公众号，每天看一篇SSD好文！


要求职请发个人简介（职位名称，工作地点等要求，个人简单经历）和私人邮箱（招聘群有可能有你本公司人士，所以注意隐私）到rencai@ssdfans.com，帮你转发到ssdfans招聘群。

有内推机会请发至rencai@ssdfan.com，留下你的私人邮箱，ssdfans帮发布让你收简历，赚推荐费！

要招聘请联系微信号nanoarch，加你到ssdfans招聘群。

找到工作或者招到人别忘了给ssdfans发红包支持我们:)

最近机会：
Memblaze华东区高薪招聘，销售经理，FAE
VIVO内推机会
西安某著名韩企SSD热招职位
你想在SSD领域积累更多人脉、学习核心技术、掌握最新动态？我们建了一个微信群，方便SSD Fans们讨论SSD，闪存和存储相关的话题。群友既包括各大公司SSD、存储方面的技术精英，行业大牛，也有很多SSD爱好者。

欢迎各位SSD行业人士、使用者和爱好者加入，谢绝猎头，广告（可联系contact@ssdfans.com通过公众平台发布）。

 加入后请修改昵称为：姓名（或昵称）-公司（或领域）-职业

例如：张三-Marvell-SSD FW QA
蛋蛋-SSD Controller-FW开发

微信加nanoarch为好友拉你入群。

转载请注明来自SSD技术学习网，本文地址：http://www.ssdfans.com/?p=2246除非注明，SSD Fans网站文章均为原创，欢迎转载，转载必须注明出处，作者和链接，并保留二维码图片！