NAND Flash存储器与SSD简介

作者：阿呆

?

深入浅出告诉你NAND Flash芯片到SSD的原理~

想要和阿呆还有全世界的大牛讨论SSD及存储相关技术？加nanoarch为微信好友，拉你进ssdfans微信群?。?

?
?

应用趋势

NAND Flash应用类型以及发展趋势如下图，可以看出SSD的应用将会越来越广，尤其在Notebook、Ultrabook和企业级云存储数据中心中，SSD可以提供更高的带宽、更低功耗和较好的防震性能，目前的缺点是单位容量的成本过高。

企业级固态硬盘（SSD）与机械硬盘（HDD）带宽与成本比较，Delta是(Item(SSD)-Item(HDD))/ Item(HDD)。

存储原理

SLC与MLC

通过控制CG（Control Gate）电压，在MOS管的浮栅（Floating Gate，FG）中保存电子，使得栅源阈值电压Vth变大。电子数量不一样时，阈值电压不一样，因此在栅源之间加不同电压时漏极读到的电流大小不一样，因此可以根据阈值电压的不同，表示不同的信息。如下图，NAND 存储单元Cell可以分为SLC（Single Level Cell）和MLC（Multi-Level Cell），最下小图为SLC，横轴表示阈值电压，纵轴表示该阈值电压的MOS管在Flash芯片中的数量分布，低电压的表示1，高的表示0。MLC中阈值电压的范围分得更细，表示更多信息。

Flash存储结构

NAND芯片内部分为die,plane,block,page,die是晶圆上的小方块，一个芯片里可能封装若干个die，plane是NAND能够根据读、写、擦除等命令进行操作的最小单位，下图是Micron的某种NAND结构。

如下图，NAND 一个plane内部MOS阵列，MOS管的漏极BL=bit line，栅极 WL=word line，源极都连在一起，WL连接了若干个page，通过WL加不同电压和不同时间长度进行各种操作，在BL端进行读的操作。Bit Line对应的一串MOS叫做string，Block的高度一般是一个string，但是很宽，很多个WL。

Erase

如下图，擦除前，浮栅上有可能有电子，P well加20V电压，经过足够时间后，由于量子隧道效应，电子从浮栅到沟道里面，完成一个block的擦除，阈值电压都变成了-V_T，状态为“1”。一个die上的MOS管都是用一个Pwell，但是其它不用擦除的block，栅极电压是float，不会有隧道效应。

Program

如下图，Erase后所有的Cell阈值电压为-VT，Program时电压如下，要Program的Cell WL为高电压，BL=0V，由于量子隧道效应，电子从沟道到浮栅，成为“0”。不program的cell BL为2V，在沟道里的效应阻碍了量子隧道效应发生。

Read

要读的cell WL = 0V，-Vt的管子导通，BL端的传感运放（Sense Amp）能够检测到，所以读到“1”，而经过program的+Vt的管子不导通，Sense Amp读为“0”。

Read Disturb

如上图，读的时候其他WL为5V，时间长了之后，也会发生量子隧道效应，因为量子效应是概率性的发生，电压高则发生的概率大，数量多，电压低发生的概率低，数量小。在5V的电压下，经过长时间的作用，依然有可能发生电子隧道跃迁到浮栅，积累到一定程度，达到“0”的电压。这种现象叫Read Disturb，一个WL读多了，即一个page读多了，会对同一个block的其他page产生影响，所以需要记录读的次数，到一定数量之后，需要重新读出并写入以保证数据正确。

Reference

Inside NAND Flash Memories,Rino Micheloni,Luca Crippa,Alessia Marelli,Springer,2010

不想错过阿呆的后续精彩文章？长按或扫描下面二维码关注ssdfans就可以了！