加入收藏 | 设为首页 | 会员中心 | 我要投稿 李大同 (https://www.lidatong.com.cn/)- 科技、建站、经验、云计算、5G、大数据,站长网!
当前位置: 首页 > 百科 > 正文

友善之臂Mini2440开发板的存储系统及IO空间总结

发布时间:2020-12-15 06:45:19 所属栏目:百科 来源:网络整理
导读:? 用友善之臂的板子已经有一段时间了.对于存储系统和I/O空间的认识也渐渐淡忘了,原因是在做其他开发时,一直用着自带的启动代码,从不关心板子的储存空间配置.最近在做网卡驱动,突然间就不知道网卡的地址是什么了,于是花点时间总结一下.废话少说.开始吧. 1,板

?

用友善之臂的板子已经有一段时间了.对于存储系统和I/O空间的认识也渐渐淡忘了,原因是在做其他开发时,一直用着自带的启动代码,从不关心板子的储存空间配置.最近在做网卡驱动,突然间就不知道网卡的地址是什么了,于是花点时间总结一下.废话少说.开始吧.

1,板上的存储资源

两个32M的SDRAM.

一个2M的NOR FLASH

一个128M(有些是64M)的NAND FLASH

以上这些资源看原理图便知.

2,板上的I/O资源

?????? 这块板子上(准确的说是S3C2440)的I/O空间是用存储映射的方法映射到存储空间上的,也就说I/O空间是要占用存储空间的.

3,各种存储器的区别与各自的用途

?????? 为什么这块板子上有那么多存储设备呢?原因很简单.每种存储设备的用途都不一样,而且为了兼顾广大用户的需要,也必须有不同的存储设备.首先说SDRAM.(写到这突然想起忘了说SRAM了.SRAM是静态随机存储器,它具有掉电不丢失数据且不必频繁刷新的特点,存储速度快,相当于PC的内存,看来这块相当于内存的东西很重要,可是刚刚怎么没说有这块东西呢?原因很简单.因为本来就没有.其实,如果需要随机存储器,SDRAM就是随机存储器啊,只是它需要不断的刷新以保持里面的数据(电平).说到这,SDRAM的作用同学们也应该了解了.也就说我们这块板子就是有64M的内存,足够用了.

其次说说NOR FLASH.NOR FLASH是具有SRAM接口特性的ROM.记住,是ROM,也就说,它相当于PC里的硬盘,可是NOR FLASH才2M未免太少了,没错,是很少,可是我们有NAND FLASH啊,它也是ROM啊,它也是”硬盘”啊,所以加起来我们可以说这块板子有130M(66M)的硬盘.这也足够用了,可以少好几个Linux了.

再说说NAND FLASH,NAND FLASH可以做的很大,但是速度却比不上NOR FLASH,NOR FLASH能做快却不能做的大,所以,速度和容量是一对矛盾.为了克服这对矛盾,这板子上两种FLASH都有了.各有用途.另外,初学者一定要知道NAND FLASH 与NOR FLASH启动的不同吧.这是跟他们的特性有关的,接下来谈谈.

4,NOR FLASH 启动与NAND FLASH 启动

?????? 开发板上有一个S2开关,当它打在NOR一端是就是NOR启动.相反,打在另一端就是NAND FLASH启动了.先说着两种启动的不同,再说说硬件上是如何启动的,空间有时如何分配的.当S2打在NAND FLASH启动,那么程序就是在NAND FLASH上跑起来.其实,在内部还有一个4K字节的steppingstone的缓冲器(其实这是一个SRAM),当选择NAND FALSH 启动时,这个缓冲器映射在地址0x0000_0000上,而它负责将NAND FLASH上的代码复制到SDRAM上(大家都知道,程序运行时都是在RAM上运行的,怎么可能是在FLASH上运行呢,其实就是将FLASH上的代码复制了而已)而负责复制这段代码的东西就是传说中的BIOS啦.

当S2打在NOR FLASH一端时,又有什么区别呢?当选择用NOR FLASH启动时,2M的NOR FLASH就映射到地址0x0000_0000上,程序就是从这里运行了.那难道程序就能从NOR FLASH上运行吗?当然不行,那为什么可以在这里启动呢,其实这个NOR FLASH已经安装了BIOS的了(若有读者不知什么是BIOS,那就暂且认为它的功能就是从FLASH上复制代码到SDRAM就可以了)

4,S3C2410 S3C2440NAND 存储系统

?????? 大家都知道,32位可以寻址4G空间.但是S3C2440却的存储空间里把4G这样子分的:

(途中只显示最低的1G)


?????? 0x4000_0000只有还有3G空间是这样分配:

OM[1:0]=01或者是10 时:0x4000_0000-0x4000_0fff.这4字节的就是前面说的stepingstone的啦.0x4000_0fff_0x4800_0000是没用到的.0x4800_0000-0x6000_0000的空间是特殊功能寄存器的.你发现,所有的寄存器都是在这个范围内的.0x6000_0000—0Xffff_ffff的还是未用到的.

?

OM[1:0]=00时.这个时候如上图所示.刚刚说的steppingstone映射到ox000_0000那里,也即是途中的BOOT INTERNAL SRAM.其他的一样.

其实.S3C2440把低1G的空间分成了8块,由图可知,第0至6这七块的起始地址是不变的.而第七段的地址是可变的(它的地址有第六块需要用到多少来决定,反正就是第六第七是连在一起的).前6块可以是ROM SRAM .最后两块不但可以是ROM,SRAM外,还可以是SDRAM.其实啊,简单点的说,就是只有最后两块才能是SDRAM.也就是说SDRAM必须要映射到这两块里面.mini2440就是选择映射在第七块上,所以SDRAM的起始地址是0x3000_0000(这就是手册上为什么在加载测试程序时DNW的初始值要设为这个,它就是为了想程序直接加载到SDRAM上,这只是做实验而且,掉电后还是会丢失的.所以做产品时是不可能这样做的).

刚刚说S3C2440把存储空间分为8块,它为什么要这么做呢?其实很简单,即使它不这么做,我们也会这么做的.先了算一算数:每块128M,那就是需要27根地址线来寻址.而8块呢就跟着引出与之一一对应的8跟片选引脚.讲到这聪明的读者必能想到.其实这8根片选引脚就是里面用3根地址线译码出来的.所以一共用了30根地址线,30根不正好是1G么.呵呵.


本文来自: 高校自动化网(Www.zdh1909.com) 详细出处参考(转载请保留本链接):http://www.zdh1909.com/html/MCS51/7040_2.html

?

?

1.ARM 的地址支持每个bank 128M 的地址空间, 总共有8个bank。

2.程序可访问的数据带宽是8/16/32 -bit 除了bank0, bank0支持的是 16/32-bit。

3.有六个bank是支持 ROM 和 SRAM的. 余下的两个还支持SDRAM.

4.七个固定的bank的起始地址. 一个bank是可变地址和可变大小

5.提供SDRAM的自刷新和 省电模式

ARM的地址线是27根, 2的27次方正好是128M的地址范围,其中地址总线有关的引脚是有和GPIO口有关的引脚 和 专门的地址功能的引脚组成的。其中地址总线的ADDR0,ADDR16—ADDR26 与有GPA的功能引脚GPA0 和 GPA1—10 相关的。剩下的16根地址线是专门的地址线,没有和GPIO口相关联。

ARM的启动方式 可以是Nor Flash 启动 也可以是Nand Flash 启动,因为ARM内部有一个4K的SteppingStone的cache, 因此可以支持Nand Flash的启动。可以通过对引脚OM1 , 和OM0 的电平的改变, 使得改变ARM的启动方式。00 是Nand flash的模式, 1 0是Nor Flash 32 位启动的模式。

内存(SROM/SDRAM)地址与引脚联系

内存地址引脚(非实际的地址) 8位数据的地址总线 16数据位 32位数据

A0 ??A0 A1 A2

A1 ??A1 A2 A3

以后的依次类推

正是因为如此 对于友善之臂的MINI2440 的SDRAM 和 Nor Flash的地址分配正式因为这个原理。

Mini2440 的Nor Flash用的是16*1M的 AM29LV160DB 芯片,他的起始地址引脚是A1.

虽然SDRAM HY57V561620 是 16*32M. 但是由于mini2440使用了两块SDRAM 并联的方式这样使得有了32位的效果,所以其实是32位的数据,所以起始的地址引脚是A2

Bank0 是映射到地址0x000000000 上。

Bank6是可变的bank 而bank7 是起始地址可变的bank,当然bank7的起始地址还是由bank6决定的。 Bank6的大小是2的自然数的次方M的大小 。起始地址是0x3000 0000。

BWSCON( bus width & wait control register) Address 0x48000000

改寄存器的所有位分为8组,每组4位。以其中一组为例子:

DW1[5:4] Determine data bus width for bank1

WS1[6] Determines WAIT status for bank1

ST1[7] Determines SRAM for using UB/LB for bank1

Bank0 有些特殊

[0] à reserve

[3] à not in use

DW0 [2:1] indicate data bus with for bank0 only 01 = 16bit,10=32bit the states selected by OM[1:0]

BANKCONn(bank control register) n= 0 --5 对Tacs Tcos Tacc等的控制

BANKCONn n=6,7 对 MT(determine the memory type ROM,SRAM or SDRAM for bank6,bank7),Tacs Tcos等的控制.

REFRESH refresh control register address 0x48000024

BANKSIZE 对bank6大小的设置

MSRSB6 MSRSB7 SDRAM Mode register set register à can not reconfigure when the code is running on SDRAM

==========================================================================

http://forum.eepw.com.cn/thread/86181/1

在学习ARM的途中遇到下列疑惑:
???? S3C2410对外的地址总线有27根:addr【bit26:bit0】,对外的数据总线有32根:data【bit31:bit0】.
???? 在关于ARM的书上总是说:ARM体系结构所能支持的最大寻址空间为4GB,也就是2的32次方bytes
???? 我们知道:地址总线的位数决定了CPU可以直接寻址的内存范围,那么有27根地址线的S3C2410怎么说他的最大寻址空间是4GB呢?
???? 这个4GB是依据什么计算出来的呢?
???? 还有,这个“地址空间”的大小和“CPU可以直接寻址的内存范围”是同一个意思吗?

===========================================

1:
再叙困惑???? 我知道由27根地址总线可以直接访问128M字节的空间,也就是说每一个bank的空间可以最大是128M,配合bank片选线号,S3C2410总共是8bank,所以总共的存储空间是128M*8为1G字节。
???? 怎么也得不到4G字节的空间,搞不明白4G的空间是指什么。
2:
2的32次方=4294967296=4G
3:
RE??? 我知道4G是2的32次方。
??? 我的意思是说:这里的32是指什么?是指数据总线是32位宽的还是说地址总线是32位的?
??? 数据总线的宽度与CPU可以直接访问的内存空间没有什么直接的联系吧?
??? S3C2410的地址线却只有27根,并不是32根!!!
4:
寻址空间是4GB,并不一定要把4GB的地址线全开放 ARM中所有外设的配置寄存器都是以存储器的方式访问,如果把所有32位地址线都开放出来,这些配置寄存器怎门处理呢?
5:
32是位址总线我对S32410不熟,不知道A0,A1有没有引出

不要忘了,1G个32位数据=4G字节,因为32位=4个8位的字节
6:
32位的,就可以不用A0和A1了楼主可以看看字对齐 这一章
7:

关注

==========================================

http://hi.baidu.com/chenenzhi/blog/item/d8e868364b6de6dca2cc2bc2.html

ARM基础知识六 ********************************************* ARM存储系统概述 ********************************************* ARM存储系统的体系结构适应不同的嵌入式应用系统的需要差别很大。最简单的存储系统使用平办事的地址映射机制,就像一些简单的弹片机系统中一样,地址空间的分配方式是固定的,系统各部分都使用物理地址。而一些复杂系统可能包括下面的一种或几种技术,从而提供更为强大的存储系统。 **系统中可能包含多种类型的存储器,如FLASH,ROM,RAM,EEPROM等,不同类型的存储器的速度和宽度等各不相同。 **通过使用CACHE及WRITE BUFFER技术缩小处理器和存储系统速度差别,从而提高系统的整体性能。 **内存管理部件通过内存映射技术实现虚拟空间到物理空间的映射。在系统加电时,将ROM/FLASH影射为地址0,这样可以进行一些初始化处理;当这些初始化完成后将RAM地址影射为0,并把系统程序加载到RAM中运行,这样很好地解决了嵌入式系统的需要。 **引入存储保护机制,增强系统的安全性。 **引入一些机制保证I/O操作应设成内存操作后,各种I/O操作能够得到正确的结果。 **与存储系统相关的程序设计指南** 本节从外部来看ARM存储系统,及ARM存储系统提供的对外接口。本节介绍用户通过这些接口来访问ARM存储系统时需要遵守的规则。 1.地址空间 ARM体系使用单一的和平板地址空间。该地址空间大小为2^32个8位字节,这些字节的单元地址是一个无符号的32位数值,其取值范围为0~2^32-1。ARM地址空间也可以看作是2^30个32位的字单元。这些字单元的地址可以被4整除,也就是说该地址低两位为0b00。地址为A的字数据包括地址为A、A+1、A+3、A+3 4个字节单元的内容。 各存储单元的地址作为32为无符号数,可以进行常规的整数运算。这些运算的结果进行2^32取模。 程序正常执行时,每执行一条ARM指令,当前指令计数器加4个字节;每执行一条Thumb指令,当前指令计数器加2个字节。但是,当地址上发生溢出时,执行结果将是不可预知的。 2.存储器格式 在ARM中,如果地址A是字对齐的,有下面几种: **地址为A的字单元包括字节单元A,A+1,A+2,A+3。 **地址为A的班子单元包括字节单元A,A+1。 **地址为A+2的半字单元包括字节单元A+2,A=3. **地址为A的字单元包括半字节单元A,A+2。 在big-endian格式中,对于地址为a的字单元其中字节单元由高位到低位字节顺序为A,A=2,A+3;这种存储器格式如下所示: 31 24 23 16 15 8 7 0 -------------------------------------------------------------------- 字单元A | -------------------------------------------------------------------- 半字单元A | 半字单元A+2 | -------------------------------------------------------------------- 字节单元A | 字节单元A+1 | 字节单元A+2 | 字节单元A+3| -------------------------------------------------------------------- 在little-endian格式中,对于地址为A的字单元由高位到低位字节顺序为A+3,A,这种存储格式如下所示 31 24 23 16 15 8 7 0 -------------------------------------------------------------------- 字单元A | -------------------------------------------------------------------- 半字单元A+2 | 半字单元A | -------------------------------------------------------------------- 字节单元A+3 |字节单元A+2 | 字节单元A+1 | 字节单元A | -------------------------------------------------------------------- 在ARM系统中没有提供指令来选择存储器格式。如果系统中包含标准的ARM控制协处理器CP15,则CP15的寄存器C1的位[7]决定系统中存储器的格式。当系统复位时,寄存器C1的[7]值为零,这时系统中存储器格式为little-endian格式。如果系统中采用的是big-endian格式,则复位异常中断处理程序中必须设置c1寄存器的[7]位。 3.非对齐的存储访问操作 非对齐:位于arm状态期间,低二位不为0b00;位于Thumb状态期间,最低位不为0b0。 3.1非对齐的指令预取操作 如果系统中指定当发生非对齐的指令预取操作时,忽略地址中相应的位,则由存储系统实现这种忽略。 3.2非对齐的数据访问操作 对于LOAD/STORE操作,系统定义了下面3中可能的结果: ***执行结果不可预知 ***忽略字单元地址低两位的值,即访问地址为字单元;忽略半字单元最低位的值,即访问地址为半字单元。 ***由存储系统忽略字单元地址中低两位的值,半字单元地址最低位的值。 4.指令预取和自修改代码 当用户读取PC计数器的值时,返回的是当前指令下面的第二条指令的地址。对于ARM指令来说,返回当前指令地址值加8个字节;对于Thumb指令来说,返回值为当前指令地址值加4个字节。 自修改代码指的是代码在执行过程中修改自身。应尽量避免使用。 5.存储器映射的I/O空间 在ARM中,I/O操作通常被影射为存储器操作。通常需要将存储器映射的I/O空间设置成非缓冲的。 ************************************************************ ARM编译器支持的数据类型 ************************************************************ 数据类型 长度(位) 对齐特性 Char 8 1(字节对齐) short 16 2(半字对齐) Int 32 4(字对齐) Long 32 4(字对齐) Longlong 64 4(字对齐) Float 32 4(字对齐) Double 64 4(字对齐) Long double 64 4(字对齐) All pointers 32 4(字对齐) Bool(C++ only) 32 4(字对齐) 1.整数类型 在ARM体系中,整数类型是以2的补码形式存储的。对于long long类型来说,在little endian内存模式下,其低32位保存在低地址的字单元中,高32为保存在高地址的字单元中;在big endian模式下,其低32位保存在高地址的字单元中,高32为保存在低地址的字单元中。对于整型数据的操作遵守下面的规则: **所有带符号的整型数的运算是按照二进制的补码进行的。 **带符号的整型数的运算不进行符号的扩展。 **带符号的整型数的右移操作是算数移位。 **制定的移位位数的数是8位的无符号数。 **进行移位操作的数被作为32位数。 **超过31位的逻辑左移的结果为0。 **对于无符号数和有符号的正数来说,超过32位的右移操作结果为0;对于有符号的负数来说,超过32位的右移操作结果为-1。 **整数除法运算的余数和除数有相同的符号。 **当把一个整数截断成位数更短的整数类型的数时,并不能保证所得到的结果的最高位的符号位的正确性。 **整型数据之间的类型转换不会产生异常中断。 **整型数据的溢出不会产生异常中断。 **整型数据除以0将会产生异常中断。 2.浮点数 在ARM体系中,浮点数是按照IEEE标准存储的。 **float类型的数是按照IEEE的单精度数表示的。 **double和long double 是用IEEE的双精度数表示的。 对于浮点数的操作遵守下面的规则: **遵守正常的IEEE754规则。 **当默认情况下禁止浮点数运算异常中断。 **当发生卷绕时,用最接近的数据来表示。 3.指针类型的数据 下面的规则适用于处数据成员指针以外的其他指针: **NULL被定义为0。 **相邻的两个存储单元地址相差一。 **在指向函数的指针和指向数据的指针进行数据转换时,编译器将会产生警告信息。 **类型size_t被定义为unsigned int. **类型ptrdiff_t被定义为signed int。 **两个指针类型的数据相减时,结果可以按照下面的公式得到。 ((int)a-(int)b)/(int)sizeof(type pointed to) 这时,只要指针所指的对象不是pack的,其对齐特性能够满足整除的要求。

(编辑:李大同)

【声明】本站内容均来自网络,其相关言论仅代表作者个人观点,不代表本站立场。若无意侵犯到您的权利,请及时与联系站长删除相关内容!

    推荐文章
      热点阅读